-
Notifications
You must be signed in to change notification settings - Fork 0
/
arduino_macros_fast.inc
401 lines (399 loc) · 12.1 KB
/
arduino_macros_fast.inc
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
#ifndef _ARDUINO_FAST_INC_
#define _ARDUINO_FAST_INC_
.MACRO m_fast_pin_mode
.if @1 == OUTPUT
.if @0 == 0
sbi CORE_PIN0_DDRREG, CORE_PIN0_BIT
.elif @0 == 1
sbi CORE_PIN1_DDRREG, CORE_PIN1_BIT
.elif @0 == 2
sbi CORE_PIN2_DDRREG, CORE_PIN2_BIT
.elif @0 == 3
sbi CORE_PIN3_DDRREG, CORE_PIN3_BIT
.elif @0 == 4
sbi CORE_PIN4_DDRREG, CORE_PIN4_BIT
.elif @0 == 5
sbi CORE_PIN5_DDRREG, CORE_PIN5_BIT
.elif @0 == 6
sbi CORE_PIN6_DDRREG, CORE_PIN6_BIT
.elif @0 == 7
sbi CORE_PIN7_DDRREG, CORE_PIN7_BIT
.elif @0 == 8
sbi CORE_PIN8_DDRREG, CORE_PIN8_BIT
.elif @0 == 9
sbi CORE_PIN9_DDRREG, CORE_PIN9_BIT
.elif @0 == 10
sbi CORE_PIN10_DDRREG, CORE_PIN10_BIT
.elif @0 == 11
sbi CORE_PIN11_DDRREG, CORE_PIN11_BIT
.elif @0 == 12
sbi CORE_PIN12_DDRREG, CORE_PIN12_BIT
.elif @0 == 13
sbi CORE_PIN13_DDRREG, CORE_PIN13_BIT
.elif @0 == 14
sbi CORE_PIN14_DDRREG, CORE_PIN14_BIT
.elif @0 == 15
sbi CORE_PIN15_DDRREG, CORE_PIN15_BIT
.elif @0 == 16
sbi CORE_PIN16_DDRREG, CORE_PIN16_BIT
.elif @0 == 17
sbi CORE_PIN17_DDRREG, CORE_PIN17_BIT
.elif @0 == 18
sbi CORE_PIN18_DDRREG, CORE_PIN18_BIT
.elif @0 == 19
sbi CORE_PIN19_DDRREG, CORE_PIN19_BIT
.elif @0 == 20
sbi CORE_PIN20_DDRREG, CORE_PIN20_BIT
.elif @0 == 21
sbi CORE_PIN21_DDRREG, CORE_PIN21_BIT
.elif @0 == 22
sbi CORE_PIN22_DDRREG, CORE_PIN22_BIT
.elif @0 == 23
sbi CORE_PIN23_DDRREG, CORE_PIN23_BIT
.elif @0 == 24
sbi CORE_PIN24_DDRREG, CORE_PIN24_BIT
.elif @0 == 25
sbi CORE_PIN25_DDRREG, CORE_PIN25_BIT
.elif @0 == 26
sbi CORE_PIN26_DDRREG, CORE_PIN26_BIT
.elif @0 == 27
sbi CORE_PIN27_DDRREG, CORE_PIN27_BIT
.elif @0 == 28
sbi CORE_PIN28_DDRREG, CORE_PIN28_BIT
.elif @0 == 29
sbi CORE_PIN29_DDRREG, CORE_PIN29_BIT
.elif @0 == 30
sbi CORE_PIN30_DDRREG, CORE_PIN30_BIT
.elif @0 == 31
sbi CORE_PIN31_DDRREG, CORE_PIN31_BIT
.elif @0 == 32
sbi CORE_PIN32_DDRREG, CORE_PIN32_BIT
.elif @0 == 33
sbi CORE_PIN33_DDRREG, CORE_PIN33_BIT
.elif @0 == 34
sbi CORE_PIN34_DDRREG, CORE_PIN34_BIT
.elif @0 == 35
sbi CORE_PIN35_DDRREG, CORE_PIN35_BIT
.elif @0 == 36
sbi CORE_PIN36_DDRREG, CORE_PIN36_BIT
.elif @0 == 37
sbi CORE_PIN37_DDRREG, CORE_PIN37_BIT
.elif @0 == 38
sbi CORE_PIN38_DDRREG, CORE_PIN38_BIT
.elif @0 == 39
sbi CORE_PIN39_DDRREG, CORE_PIN39_BIT
.elif @0 == 40
sbi CORE_PIN40_DDRREG, CORE_PIN40_BIT
.elif @0 == 41
sbi CORE_PIN41_DDRREG, CORE_PIN41_BIT
.elif @0 == 42
sbi CORE_PIN42_DDRREG, CORE_PIN42_BIT
.elif @0 == 43
sbi CORE_PIN43_DDRREG, CORE_PIN43_BIT
.elif @0 == 44
sbi CORE_PIN44_DDRREG, CORE_PIN44_BIT
.elif @0 == 45
sbi CORE_PIN45_DDRREG, CORE_PIN45_BIT
.endif
.elif @1 == INPUT_PULLUP
.if @0 == 0
cbi CORE_PIN0_DDRREG, CORE_PIN0_BIT
sbi CORE_PIN0_PORTREG, CORE_PIN0_BIT
.elif @0 == 1
cbi CORE_PIN1_DDRREG, CORE_PIN1_BIT
sbi CORE_PIN1_PORTREG, CORE_PIN1_BIT
.elif @0 == 2
cbi CORE_PIN2_DDRREG, CORE_PIN2_BIT
sbi CORE_PIN2_PORTREG, CORE_PIN2_BIT
.elif @0 == 3
cbi CORE_PIN3_DDRREG, CORE_PIN3_BIT
sbi CORE_PIN3_PORTREG, CORE_PIN3_BIT
.elif @0 == 4
cbi CORE_PIN4_DDRREG, CORE_PIN4_BIT
sbi CORE_PIN4_PORTREG, CORE_PIN4_BIT
.elif @0 == 5
cbi CORE_PIN5_DDRREG, CORE_PIN5_BIT
sbi CORE_PIN5_PORTREG, CORE_PIN5_BIT
.elif @0 == 6
cbi CORE_PIN6_DDRREG, CORE_PIN6_BIT
sbi CORE_PIN6_PORTREG, CORE_PIN6_BIT
.elif @0 == 7
cbi CORE_PIN7_DDRREG, CORE_PIN7_BIT
sbi CORE_PIN7_PORTREG, CORE_PIN7_BIT
.elif @0 == 8
cbi CORE_PIN8_DDRREG, CORE_PIN8_BIT
sbi CORE_PIN8_PORTREG, CORE_PIN8_BIT
.elif @0 == 9
cbi CORE_PIN9_DDRREG, CORE_PIN9_BIT
sbi CORE_PIN9_PORTREG, CORE_PIN9_BIT
.elif @0 == 10
cbi CORE_PIN10_DDRREG, CORE_PIN10_BIT
sbi CORE_PIN10_PORTREG, CORE_PIN10_BIT
.elif @0 == 11
cbi CORE_PIN11_DDRREG, CORE_PIN11_BIT
sbi CORE_PIN11_PORTREG, CORE_PIN11_BIT
.elif @0 == 12
cbi CORE_PIN12_DDRREG, CORE_PIN12_BIT
sbi CORE_PIN12_PORTREG, CORE_PIN12_BIT
.elif @0 == 13
cbi CORE_PIN13_DDRREG, CORE_PIN13_BIT
sbi CORE_PIN13_PORTREG, CORE_PIN13_BIT
.elif @0 == 14
cbi CORE_PIN14_DDRREG, CORE_PIN14_BIT
sbi CORE_PIN14_PORTREG, CORE_PIN14_BIT
.elif @0 == 15
cbi CORE_PIN15_DDRREG, CORE_PIN15_BIT
sbi CORE_PIN15_PORTREG, CORE_PIN15_BIT
.elif @0 == 16
cbi CORE_PIN16_DDRREG, CORE_PIN16_BIT
sbi CORE_PIN16_PORTREG, CORE_PIN16_BIT
.elif @0 == 17
cbi CORE_PIN17_DDRREG, CORE_PIN17_BIT
sbi CORE_PIN17_PORTREG, CORE_PIN17_BIT
.elif @0 == 18
cbi CORE_PIN18_DDRREG, CORE_PIN18_BIT
sbi CORE_PIN18_PORTREG, CORE_PIN18_BIT
.elif @0 == 19
cbi CORE_PIN19_DDRREG, CORE_PIN19_BIT
sbi CORE_PIN19_PORTREG, CORE_PIN19_BIT
.elif @0 == 20
cbi CORE_PIN20_DDRREG, CORE_PIN20_BIT
sbi CORE_PIN20_PORTREG, CORE_PIN20_BIT
.elif @0 == 21
cbi CORE_PIN21_DDRREG, CORE_PIN21_BIT
sbi CORE_PIN21_PORTREG, CORE_PIN21_BIT
.elif @0 == 22
cbi CORE_PIN22_DDRREG, CORE_PIN22_BIT
sbi CORE_PIN22_PORTREG, CORE_PIN22_BIT
.elif @0 == 23
cbi CORE_PIN23_DDRREG, CORE_PIN23_BIT
sbi CORE_PIN23_PORTREG, CORE_PIN23_BIT
.elif @0 == 24
cbi CORE_PIN24_DDRREG, CORE_PIN24_BIT
sbi CORE_PIN24_PORTREG, CORE_PIN24_BIT
.elif @0 == 25
cbi CORE_PIN25_DDRREG, CORE_PIN25_BIT
sbi CORE_PIN25_PORTREG, CORE_PIN25_BIT
.elif @0 == 26
cbi CORE_PIN26_DDRREG, CORE_PIN26_BIT
sbi CORE_PIN26_PORTREG, CORE_PIN26_BIT
.elif @0 == 27
cbi CORE_PIN27_DDRREG, CORE_PIN27_BIT
sbi CORE_PIN27_PORTREG, CORE_PIN27_BIT
.elif @0 == 28
cbi CORE_PIN28_DDRREG, CORE_PIN28_BIT
sbi CORE_PIN28_PORTREG, CORE_PIN28_BIT
.elif @0 == 29
cbi CORE_PIN29_DDRREG, CORE_PIN29_BIT
sbi CORE_PIN29_PORTREG, CORE_PIN29_BIT
.elif @0 == 30
cbi CORE_PIN30_DDRREG, CORE_PIN30_BIT
sbi CORE_PIN30_PORTREG, CORE_PIN30_BIT
.elif @0 == 31
cbi CORE_PIN31_DDRREG, CORE_PIN31_BIT
sbi CORE_PIN31_PORTREG, CORE_PIN31_BIT
.elif @0 == 32
cbi CORE_PIN32_DDRREG, CORE_PIN32_BIT
sbi CORE_PIN32_PORTREG, CORE_PIN32_BIT
.elif @0 == 33
cbi CORE_PIN33_DDRREG, CORE_PIN33_BIT
sbi CORE_PIN33_PORTREG, CORE_PIN33_BIT
.elif @0 == 34
cbi CORE_PIN34_DDRREG, CORE_PIN34_BIT
sbi CORE_PIN34_PORTREG, CORE_PIN34_BIT
.elif @0 == 35
cbi CORE_PIN35_DDRREG, CORE_PIN35_BIT
sbi CORE_PIN35_PORTREG, CORE_PIN35_BIT
.elif @0 == 36
cbi CORE_PIN36_DDRREG, CORE_PIN36_BIT
sbi CORE_PIN36_PORTREG, CORE_PIN36_BIT
.elif @0 == 37
cbi CORE_PIN37_DDRREG, CORE_PIN37_BIT
sbi CORE_PIN37_PORTREG, CORE_PIN37_BIT
.elif @0 == 38
cbi CORE_PIN38_DDRREG, CORE_PIN38_BIT
sbi CORE_PIN38_PORTREG, CORE_PIN38_BIT
.elif @0 == 39
cbi CORE_PIN39_DDRREG, CORE_PIN39_BIT
sbi CORE_PIN39_PORTREG, CORE_PIN39_BIT
.elif @0 == 40
cbi CORE_PIN40_DDRREG, CORE_PIN40_BIT
sbi CORE_PIN40_PORTREG, CORE_PIN40_BIT
.elif @0 == 41
cbi CORE_PIN41_DDRREG, CORE_PIN41_BIT
sbi CORE_PIN41_PORTREG, CORE_PIN41_BIT
.elif @0 == 42
cbi CORE_PIN42_DDRREG, CORE_PIN42_BIT
sbi CORE_PIN42_PORTREG, CORE_PIN42_BIT
.elif @0 == 43
cbi CORE_PIN43_DDRREG, CORE_PIN43_BIT
sbi CORE_PIN43_PORTREG, CORE_PIN43_BIT
.elif @0 == 44
cbi CORE_PIN44_DDRREG, CORE_PIN44_BIT
sbi CORE_PIN44_PORTREG, CORE_PIN44_BIT
.elif @0 == 45
cbi CORE_PIN45_DDRREG, CORE_PIN45_BIT
sbi CORE_PIN45_PORTREG, CORE_PIN45_BIT
.endif
.else
.if @0 == 0
cbi CORE_PIN0_DDRREG, CORE_PIN0_BIT
cbi CORE_PIN0_PORTREG, CORE_PIN0_BIT
.elif @0 == 1
cbi CORE_PIN1_DDRREG, CORE_PIN1_BIT
cbi CORE_PIN1_PORTREG, CORE_PIN1_BIT
.elif @0 == 2
cbi CORE_PIN2_DDRREG, CORE_PIN2_BIT
cbi CORE_PIN2_PORTREG, CORE_PIN2_BIT
.elif @0 == 3
cbi CORE_PIN3_DDRREG, CORE_PIN3_BIT
cbi CORE_PIN3_PORTREG, CORE_PIN3_BIT
.elif @0 == 4
cbi CORE_PIN4_DDRREG, CORE_PIN4_BIT
cbi CORE_PIN4_PORTREG, CORE_PIN4_BIT
.elif @0 == 5
cbi CORE_PIN5_DDRREG, CORE_PIN5_BIT
cbi CORE_PIN5_PORTREG, CORE_PIN5_BIT
.elif @0 == 6
cbi CORE_PIN6_DDRREG, CORE_PIN6_BIT
cbi CORE_PIN6_PORTREG, CORE_PIN6_BIT
.elif @0 == 7
cbi CORE_PIN7_DDRREG, CORE_PIN7_BIT
cbi CORE_PIN7_PORTREG, CORE_PIN7_BIT
.elif @0 == 8
cbi CORE_PIN8_DDRREG, CORE_PIN8_BIT
cbi CORE_PIN8_PORTREG, CORE_PIN8_BIT
.elif @0 == 9
cbi CORE_PIN9_DDRREG, CORE_PIN9_BIT
cbi CORE_PIN9_PORTREG, CORE_PIN9_BIT
.elif @0 == 10
cbi CORE_PIN10_DDRREG, CORE_PIN10_BIT
cbi CORE_PIN10_PORTREG, CORE_PIN10_BIT
.elif @0 == 11
cbi CORE_PIN11_DDRREG, CORE_PIN11_BIT
cbi CORE_PIN11_PORTREG, CORE_PIN11_BIT
.elif @0 == 12
cbi CORE_PIN12_DDRREG, CORE_PIN12_BIT
cbi CORE_PIN12_PORTREG, CORE_PIN12_BIT
.elif @0 == 13
cbi CORE_PIN13_DDRREG, CORE_PIN13_BIT
cbi CORE_PIN13_PORTREG, CORE_PIN13_BIT
.elif @0 == 14
cbi CORE_PIN14_DDRREG, CORE_PIN14_BIT
cbi CORE_PIN14_PORTREG, CORE_PIN14_BIT
.elif @0 == 15
cbi CORE_PIN15_DDRREG, CORE_PIN15_BIT
cbi CORE_PIN15_PORTREG, CORE_PIN15_BIT
.elif @0 == 16
cbi CORE_PIN16_DDRREG, CORE_PIN16_BIT
cbi CORE_PIN16_PORTREG, CORE_PIN16_BIT
.elif @0 == 17
cbi CORE_PIN17_DDRREG, CORE_PIN17_BIT
cbi CORE_PIN17_PORTREG, CORE_PIN17_BIT
.elif @0 == 18
cbi CORE_PIN18_DDRREG, CORE_PIN18_BIT
cbi CORE_PIN18_PORTREG, CORE_PIN18_BIT
.elif @0 == 19
cbi CORE_PIN19_DDRREG, CORE_PIN19_BIT
cbi CORE_PIN19_PORTREG, CORE_PIN19_BIT
.elif @0 == 20
cbi CORE_PIN20_DDRREG, CORE_PIN20_BIT
cbi CORE_PIN20_PORTREG, CORE_PIN20_BIT
.elif @0 == 21
cbi CORE_PIN21_DDRREG, CORE_PIN21_BIT
cbi CORE_PIN21_PORTREG, CORE_PIN21_BIT
.elif @0 == 22
cbi CORE_PIN22_DDRREG, CORE_PIN22_BIT
cbi CORE_PIN22_PORTREG, CORE_PIN22_BIT
.elif @0 == 23
cbi CORE_PIN23_DDRREG, CORE_PIN23_BIT
cbi CORE_PIN23_PORTREG, CORE_PIN23_BIT
.elif @0 == 24
cbi CORE_PIN24_DDRREG, CORE_PIN24_BIT
cbi CORE_PIN24_PORTREG, CORE_PIN24_BIT
.elif @0 == 25
cbi CORE_PIN25_DDRREG, CORE_PIN25_BIT
cbi CORE_PIN25_PORTREG, CORE_PIN25_BIT
.elif @0 == 26
cbi CORE_PIN26_DDRREG, CORE_PIN26_BIT
cbi CORE_PIN26_PORTREG, CORE_PIN26_BIT
.elif @0 == 27
cbi CORE_PIN27_DDRREG, CORE_PIN27_BIT
cbi CORE_PIN27_PORTREG, CORE_PIN27_BIT
.elif @0 == 28
cbi CORE_PIN28_DDRREG, CORE_PIN28_BIT
cbi CORE_PIN28_PORTREG, CORE_PIN28_BIT
.elif @0 == 29
cbi CORE_PIN29_DDRREG, CORE_PIN29_BIT
cbi CORE_PIN29_PORTREG, CORE_PIN29_BIT
.elif @0 == 30
cbi CORE_PIN30_DDRREG, CORE_PIN30_BIT
cbi CORE_PIN30_PORTREG, CORE_PIN30_BIT
.elif @0 == 31
cbi CORE_PIN31_DDRREG, CORE_PIN31_BIT
cbi CORE_PIN31_PORTREG, CORE_PIN31_BIT
.elif @0 == 32
cbi CORE_PIN32_DDRREG, CORE_PIN32_BIT
cbi CORE_PIN32_PORTREG, CORE_PIN32_BIT
.elif @0 == 33
cbi CORE_PIN33_DDRREG, CORE_PIN33_BIT
cbi CORE_PIN33_PORTREG, CORE_PIN33_BIT
.elif @0 == 34
cbi CORE_PIN34_DDRREG, CORE_PIN34_BIT
cbi CORE_PIN34_PORTREG, CORE_PIN34_BIT
.elif @0 == 35
cbi CORE_PIN35_DDRREG, CORE_PIN35_BIT
cbi CORE_PIN35_PORTREG, CORE_PIN35_BIT
.elif @0 == 36
cbi CORE_PIN36_DDRREG, CORE_PIN36_BIT
cbi CORE_PIN36_PORTREG, CORE_PIN36_BIT
.elif @0 == 37
cbi CORE_PIN37_DDRREG, CORE_PIN37_BIT
cbi CORE_PIN37_PORTREG, CORE_PIN37_BIT
.elif @0 == 38
cbi CORE_PIN38_DDRREG, CORE_PIN38_BIT
cbi CORE_PIN38_PORTREG, CORE_PIN38_BIT
.elif @0 == 39
cbi CORE_PIN39_DDRREG, CORE_PIN39_BIT
cbi CORE_PIN39_PORTREG, CORE_PIN39_BIT
.elif @0 == 40
cbi CORE_PIN40_DDRREG, CORE_PIN40_BIT
cbi CORE_PIN40_PORTREG, CORE_PIN40_BIT
.elif @0 == 41
cbi CORE_PIN41_DDRREG, CORE_PIN41_BIT
cbi CORE_PIN41_PORTREG, CORE_PIN41_BIT
.elif @0 == 42
cbi CORE_PIN42_DDRREG, CORE_PIN42_BIT
cbi CORE_PIN42_PORTREG, CORE_PIN42_BIT
.elif @0 == 43
cbi CORE_PIN43_DDRREG, CORE_PIN43_BIT
cbi CORE_PIN43_PORTREG, CORE_PIN43_BIT
.elif @0 == 44
cbi CORE_PIN44_DDRREG, CORE_PIN44_BIT
cbi CORE_PIN44_PORTREG, CORE_PIN44_BIT
.elif @0 == 45
cbi CORE_PIN45_DDRREG, CORE_PIN45_BIT
cbi CORE_PIN45_PORTREG, CORE_PIN45_BIT
.endif
.endif
.if @1 == INPUT || @1 == INPUT_PULLUP
.if @0 == 38
andOnPortStsi DIDR0, ~0x01
.elif @0 == 39
andOnPortStsi DIDR0, ~0x02
.elif @0 == 40
andOnPortStsi DIDR0, ~0x04
.elif @0 == 41
andOnPortStsi DIDR0, ~0x08
.elif @0 == 42
andOnPortStsi DIDR0, ~0x10
.elif @0 == 43
andOnPortStsi DIDR0, ~0x20
.elif @0 == 44
andOnPortStsi DIDR0, ~0x40
.elif @0 == 45
andOnPortStsi DIDR0, ~0x80
.endif
.endif
.ENDM
#endif